


Field Effect Transistors

Dispositivi a tre terminali in cui la conducibilità di un canale (Source-Drain) viene controllata dall'applicazione di una tensione ad un terzo terminale del dispositivo (Gate)

Solitamente canali
tipo n



$$J_{\text{tot}} = \cancel{J_h} + J_e = q \cdot \mu_h \cdot p \cdot \cancel{E} - q \cdot D_h \nabla p + \underbrace{q \cdot \mu_e \cdot n \cdot E}_{\text{Drift}} + q \cdot D_e \nabla n$$

Il trasporto di carica è effettuato solo dai portatori maggioritari

Solo il termine di Drift è importante

L'impedenza vista dai morsetti di controllo è sempre molto elevata.

La modulazione della conducibilità del canale si effettua controllando la densità dei portatori nello stesso sia in deplezione sia in accumulazione.

Metodo "PULITO" per controllare la densità di portatori di un materiale!!!!

Alcuni dispositivi (JFET, MESFET) funzionano tipicamente in deplezione (**depletion mode devices**) altri (MISFET, MOSFET) in accumulazione (**enhancement mode devices**).


JFET e MESFET

Il controllo della conducibilità del canale si ottiene attraverso l'applicazione di una tensione ai capi di una giunzione pn o di una giunzione Schottky. Questa è l'unica differenza tra i due dispositivi che possono essere trattati quindi con equazioni simili.

In entrambi i dispositivi si riesce a controllare la resistività del canale allargando le regioni di deplezione vicino alle giunzioni.

Da un punto di vista geometrico essendo: $R = \rho \frac{l}{S}$ si controlla la larghezza del canale

JFET



Canale (tipicamente) di tipo n
delimitato da due regioni di tipo p


Il comportamento del JFET può essere spiegato qualitativamente considerando l'andamento della regione di deplezione in seguito all'applicazione di un *reverse bias* (polarizzazione inversa)

$$V_0 - V_A = \frac{q}{2\epsilon_0\epsilon_r} \frac{N_A \cdot N_D}{N_A + N_D} W^2$$


$$W = \left[\frac{2\epsilon(V_0 - V)}{q} \left(\frac{N_a + N_d}{N_a N_d} \right) \right]^{1/2}$$

$$W \propto \sqrt{V_A} \quad \text{per } V_A \gg V_{bi}$$

$$E \propto \frac{V_A}{W} \propto \sqrt{V_A} \Rightarrow J_{\text{drift}} \propto E \propto \sqrt{V_A}$$



Forward bias





Reverse bias

Separiamo due casi: $V_{\text{gate}} = 0$ e $V_{\text{gate}} \neq 0$

$$V_{\text{gate}} = 0$$



a $V_D \sim 0.0$



Consideriamo il caso di piccole V_D (positive):
Per $V_D \sim 0$, la corrente di elettroni fluisce nel canale di resistenza R



Aumentando V_D , essendo il gate a terra, la giunzione p^+n risulta essere polarizzata inversamente $\rightarrow$ aumentano le regioni di deplezione vicino alla giunzione.

b $V_D > 0.0$




La polarizzazione è tanto più forte quanto più ci avviciniamo al Drain $\rightarrow$ aumentando V_D il canale si restringe sempre più dalla parte del Drain sino ad arrivare alla chiusura (Pinch-off). La corrente satura.



c Pinch off




$V_{gate} \neq 0$



Qualitativamente valgono le stesse ipotesi fatte nel caso precedente lievemente modificate dal fatto che il canale viene ristretto ora anche da V_G e non solo da V_D . Il pinch-off avverrà a tensioni di Drain minori rispetto al caso precedente.



Facciamo alcuni calcoli:



Consideriamo un canale di tipo n largo Z , esteso lungo y (lunghezza L) e limitato lungo x da due regioni drogate pesantemente p (p^+)
Sia $2a$ la larghezza lungo x del canale all'equilibrio.

Calcoliamo la corrente di Drift lungo il canale assumendo che:

- Le giunzioni p^+n siano nette e uniformi
- La corrente fluisca solo nella porzione di canale al di fuori delle regioni di deplezione
- Non si raggiungano condizioni di breakdown

$$\mathbf{J}_e = q \cdot \mu_e \cdot n \cdot \mathbf{E} + q \cdot D_e \nabla n = q \cdot \mu_e \cdot n \cdot \mathbf{E} = -q \cdot \mu_e \cdot n \cdot \frac{dV}{dy}$$

ove V è la caduta di potenziale lungo y dal Source al Drain

$$\begin{aligned} I_D &= -\int \int J_e dx dz = -Z \int J_e dx = -Z \int_{W(y)}^{2a-W(y)} J_e dx = \\ &= Z \int_{W(y)}^{2a-W(y)} q \mu_n N_d \frac{dV}{dy} dx \end{aligned}$$

Assumendo che la concentrazione dei portatori e la mobilità siano indipendenti da x

$$\begin{aligned} I_D &= 2Z \int_{W(y)}^a q \mu_n N_d \frac{dV}{dy} dx = 2Z q \mu_n N_d \frac{dV}{dy} x \Big|_{W(y)}^a = \\ &= 2Z q \mu_n N_d \frac{dV}{dy} a \left[1 - \frac{W(y)}{a} \right] \end{aligned}$$

Integrando lungo y si ottiene:

$$\int_0^L I_D dy = I_D L = 2qZ\mu_n N_d a \int_{V(0)}^{V(L)} \left[1 - \frac{W(V)}{a} \right] dV$$

Ma $V(0)=0$ e $V(L)=V_D$

$$I_D = \frac{2qZ\mu_n N_d a}{L} \int_0^{V_D} \left[1 - \frac{W(V)}{a} \right] dV$$

Nel caso di canale "lungo" si può assumere che la variazione del potenziale sia più brusca lungo x che lungo y. Allora posso pensare ad un problema unidimensionale (x) per cui:

$$W = \left[\frac{2\varepsilon(V_0 - V)}{q} \left(\frac{1}{N_d} \right) \right]^{1/2}$$

Perché nella giunzione p+n $N_a \gg N_d$

Ma per $W=a$ si ottiene: $W = a = \left[\frac{2\varepsilon(V_0 - V_{p-o})}{q} \left(\frac{1}{N_d} \right) \right]^{1/2}$ V_{p-o} potenziale di pinch-off

Tensione di Pinch-off

$$W = \left[\frac{2\varepsilon(V_0 - V)}{q} \left(\frac{N_a + N_d}{N_a N_d} \right) \right]^{1/2}$$


Il pinch -off avviene per $w=a$ =larghezza del canale.

Osservando che in questo caso $N_a \gg N_d$ (giunzione p^+-n) otteniamo:

$$a = \left[\frac{2\varepsilon(V_0 - V_{p-o})}{q} \left(\frac{1}{N_d} \right) \right]^{1/2}$$

Cioè trascurando il potenziale built-in

$$V_{p-o} = \frac{N_d q a^2}{2\varepsilon}$$



Il potenziale V attraverso la giunzione p+n può essere espresso come:

$V = V_G - V(y)$ con V potenziale attraverso la giunzione, V_G potenziale applicato al Gate, $V(y)$ potenziale nel canale.

Da cui
$$W(V) = \left[\frac{2\varepsilon(V_0 + V(y) - V_G)}{q} \left(\frac{1}{N_d} \right) \right]^{1/2}$$
 Dividendo:
$$\frac{W(V)}{a} = \left[\frac{(V_0 + V(y) - V_G)}{V_0 - V_p} \right]^{1/2}$$

$$I_D = \frac{2qZ\mu_n N_d a}{L} \int_0^{V_D} \left[1 - \frac{W(V)}{a} \right] dV = \frac{2qZ\mu_n N_d a}{L} \int_0^{V_D} \left[1 - \left[\frac{(V_0 + V(y) - V_G)}{V_0 - V_p} \right]^{1/2} \right] dV$$

Integrale del tipo
$$I \propto \int_0^X \left[1 - [a + bx]^{1/2} \right] dx$$
 la cui soluzione è


$$I \propto X - \frac{2}{3b} \left\{ (a + bX)^{3/2} - a^{3/2} \right\}$$

$$I_D = \frac{2qZ\mu_n N_d a}{L} \left\{ V_D - \frac{2}{3} (V_0 - V_p) \left[\left(\frac{V_0 - V_G}{V_0 - V_p} + \frac{V_D}{V_0 - V_p} \right)^{3/2} - \left(\frac{V_0 - V_G}{V_0 - V_p} \right)^{3/2} \right] \right\}$$

Valida per tensioni minori della tensione di pinch-off. Sopra il pinch-off la corrente satura.

Ma $V_p = V_G - V_{D, \text{sat}}$ da cui con alcuni passaggi:

$$I_{D, \text{sat}} = \frac{2qZ\mu_n N_d a}{L} \left\{ V_G - V_p - \frac{2}{3} (V_0 - V_p) \left[1 - \left(\frac{V_0 - V_G}{V_0 - V_p} \right)^{3/2} \right] \right\} \quad \text{Costante in } V_D$$



Sperimentalmente si è trovato:

$$I_{D, \text{sat}} = I_{D,0} \left(1 + \frac{V_G}{V_p} \right)^2$$

Con V_G negativa

Transconduttanza di un FET

La corrente I_{DS} viene controllata dalla tensione applicata al Gate. Il parametro che esprime la capacità di controllo delle caratteristiche del dispositivo attraverso la modulazione di V_{Gate} è la transconduttanza.

$$g_m = \frac{\partial I_D}{\partial V_G}$$


In saturazione vale la formula trovata prima

$$I_{D,sat} = \frac{2qZ\mu_n N_d a}{L} \left\{ V_G - V_p - \frac{2}{3} (V_0 - V_p) \left[1 - \left(\frac{V_0 - V_G}{V_0 - V_p} \right)^{3/2} \right] \right\}$$

e quindi:

$$g_m(sat.) = \frac{\partial I_D(sat)}{\partial V_G} = G_0 \left(1 - \sqrt{-\frac{V_G}{V_p}} \right)$$

MESFET



Il principio di funzionamento di un MESFET è analogo a quello di un JFET con una barriera Schottky al posto di una giunzione p-n. Tipiche realizzazioni utilizzano GaAs (vedi Streetman).




Figure 14.2.5. Sketch of a MESFET and its corresponding current-voltage characteristic at low drain bias.






Figure 14.2.6. Sketch of a MESFET biased into pinch off and its corresponding current-voltage characteristic.





HEMT


Il MOSFET che vedremo tra poco è indubbiamente il protagonista assoluto dell'elettronica a semiconduttore anche per la facilità di realizzazione (Ossido di Silicio si forma spontaneamente sul Silicio). Il Silicio non è però il semiconduttore a mobilità più elevata.

Come posso sfruttare la mobilità del GaAs o del InP?


Utilizzo la tecnologia MESFET facendo in modo che la regione drogata (ricca di carica) e la regione ad alta mobilità restino fisicamente separate.




Il gas bidimensionale può essere formato anche tramite effetto di campo




e tramite effetto di campo può essere controllato facilmente





MISFET Metal-Insulator-Semiconducting Field Effect Transistors

MOSFET nel caso in cui l'isolante sia un ossido (es. ossido di Silicio)



Si basa sulle caratteristiche di una giunzione metallo-isolante-semiconduttore. Può essere schematizzato come un condensatore con un'armatura metallica e l'altra armatura costituita da un canale semiconduttore.

I Misfet possono lavorare in deplezione come JFET e MESFET aumentando la resistività di un canale conduttore a $V_g=0$ (voltage controlled resistor), oppure (maggior parte dei casi) possono lavorare in accumulazione.

I MISFET più comunemente utilizzati lavorano in inversione.

$$n_c(T) = N_c(T) e^{-\frac{\varepsilon_c - \mu}{kT}} = n_i(T) e^{-\frac{\mu_i - E_F}{kT}}$$


$$p_v(T) = N_v(T) e^{-\frac{\mu - \varepsilon_v}{kT}} = n_i(T) e^{-\frac{E_F - \mu_i}{kT}}$$

Il dispositivo si basa sulla variazione della distanza $\mu_i - E_F$

Consideriamo la giunzione MIS all'equilibrio.


Ipotesi:

1. Non c'è differenza tra le funzioni lavoro tra il metallo e il semiconduttore
2. l'isolante è perfetto
3. Il semiconduttore è drogato in modo uniforme
4. Non c'è campo elettrico nel bulk semiconduttore
5. Il metallo è equipotenziale
6. Non ci sono stati trappola alla superficie



Se Φ_m funzione lavoro del metallo, Φ_s funzione lavoro del semiconduttore, χ affinità elettronica del semiconduttore e ψ_B distanza del livello di Fermi dal livello intrinseco, allora:

$$\Phi_{m-s} = 0 = \Phi_m - \left(\chi + \frac{E_G}{2q} - \psi_B \right)$$




Stessa giunzione con un semiconduttore di tipo p


$$\Phi_{m-s} = 0 = \Phi_m - \left(\chi + \frac{E_G}{2q} + \psi_B \right)$$

Cosa succede se le funzioni lavoro sono diverse?

Si crea un campo elettrico ai capi dell'isolante che piega le bande nel semiconduttore.



Ad esempio la funzione lavoro del semiconduttore è maggiore di quella del metallo:
All'equilibrio si allineano i livelli di Fermi dei materiali..




Si crea una d.d.p. che piega le bande del semiconduttore provocando un'accumulazione di elettroni all'interfaccia isolante-semiconduttore.


Figure 11.4.4. MIS structure for a nonideal system where $\phi_m < \phi_s$. a. Band diagram of the system before contact. b. Band diagram of the structure in equilibrium.

Cosa cambia per la presenza di stati trappola all'interfaccia?


a Equilibrium



b Positive gate bias



c Negative gate bias



Si creano stati energetici all'interfaccia. L'energia di tali stati è solitamente dentro al gap del semiconduttore. Prima di poter riempire o svuotare le bande di conduzione o di valenza devo riempire o svuotare i livelli degli stati trappola.

Esempio di stati trappola:
Difetti superficiali, impurezze.

Applichiamo una d.d.p. tra metallo e semiconduttore:




Figure 11.8.1. Sketch of an ideal MIS *n*-type structure in accumulation.

La presenza dell'isolante impedisce alle cariche di fluire da un elettrodo all'altro.

Il dispositivo si comporta come un condensatore.

Consideriamo il caso in cui si applichi un potenziale positivo al metallo di una giunzione MIS in cui il semiconduttore sia debolmente drogato *n*.

Cosa accade?

1. Il potenziale positivo attrae elettroni all'interfaccia IS - le bande del semiconduttore si piegano verso il basso in prossimità dell'interfaccia per la presenza del potenziale positivo sul gate - le cariche si accumulano per schermare il potenziale positivo
2. Il potenziale positivo induce cariche positive sul gate - le cariche negative nel semiconduttore si addensano all'interfaccia per bilanciare la carica - si crea un campo elettrico ai capi dell'isolante - si piegano le bande.

$$n_c(T) = N_c(T) e^{-\frac{\varepsilon_c - \mu}{kT}} = n_i(T) e^{-\frac{\mu_i - E_F}{kT}}$$

Determina la densità di portatori in conduzione

La densità di elettroni vicino all'interfaccia è maggiore di quella nel bulk... Il dispositivo funziona in accumulazione

Applichiamo un potenziale negativo: cosa accade?




Figure 11.8.2. Ideal n -type MIS structure in depletion.

Come nel caso precedente il potenziale applicato al gate provoca un movimento di carica nel semiconduttore.

Diversamente da prima gli elettroni sono ora respinti dall'interfaccia.


Il potenziale ai capi dell'isolante ha segno opposto e quindi le bande si piegano verso l'alto.

$$n_c(T) = N_c(T) e^{-\frac{\epsilon_c - \mu}{kT}} = n_i(T) e^{-\frac{\mu_i - E_F}{kT}}$$

La concentrazione dei portatori vicino all'interfaccia è minore della concentrazione nel bulk. Il dispositivo funziona in deplezione

Aumentiamo il potenziale negativo: cosa succede?

Figure 11.8.3. Ideal n -type MIS structure in inversion.



Le bande si piegano a tal punto da far incrociare il livello di Fermi e il livello intrinseco.

$$n_c(T) = N_c(T) e^{-\frac{\varepsilon_c - \mu}{kT}} = n_i(T) e^{-\frac{\mu_i - E_F}{kT}}$$

$$p_v(T) = N_v(T) e^{-\frac{\mu - \varepsilon_v}{kT}} = n_i(T) e^{-\frac{E_F - \mu_i}{kT}}$$

La concentrazione di elettroni diventa minore della concentrazione intrinseca.

La concentrazione di lacune diventa maggiore della concentrazione intrinseca vicino alla superficie

Il materiale si comporta come un semiconduttore p vicino alla superficie mentre è drogato n nel bulk. Il dispositivo lavora in inversione.

Per un semiconduttore drogato p si applicano al solito le stesse considerazioni invertendo il segno dei portatori e il segno del potenziale di gate.





Figure 11.8.4. Ideal *p*-type MIS structure in a. accumulation, b. depletion, c. inversion.

Semiconduttore drogato p



Calcoliamo la concentrazione di carica all'interfaccia in funzione del potenziale applicato al gate.

Sia ψ_B la differenza tra livello di Fermi e il livello intrinseco e ψ la differenza di potenziale tra il livello intrinseco nel bulk e quello all'interfaccia.

$$q\psi(x) = E_i(bulk) - E_i(x)$$

$$n_p(T) = n_i(T) e^{-\frac{E_i - E_F}{kT}} = n_i(T) e^{-\frac{E_i(bulk) - E_F}{kT}} e^{\frac{E_i(bulk) - E_i}{kT}} = n_{p0}(T) e^{\frac{q\psi}{kT}}$$

$$p_p(T) = n_i(T) e^{-\frac{E_F - E_i}{kT}} = n_i(T) e^{-\frac{E_F - E_i(bulk)}{kT}} e^{\frac{E_i - E_i(bulk)}{kT}} = p_{p0}(T) e^{\frac{-q\psi}{kT}}$$

$$n_p(T) = n_{p0}(T) e^{\frac{q\psi_s}{kT}}$$

Con ψ_s potenziale alla superficie

$$p_p(T) = p_{p0}(T) e^{\frac{-q\psi_s}{kT}}$$

ψ_s positivo - elettroni
 ψ_s negativo - lacune

L'inversione avviene per $\psi_s = \psi_B$ infatti $q\psi_B = E_i - E_F$

$$n_s(T) = n_i(T) e^{-\frac{E_i(\text{bulk}) - E_F}{kT}} e^{\frac{q\psi_s}{kT}} = n_i(T) e^{-\frac{E_i(\text{bulk}) - E_F}{kT}} e^{\frac{E_i(\text{bulk}) - E_F}{kT}} = n_i(T)$$

Il potenziale $\psi(x)$ può essere ricavato per ogni x risolvendo l'equazione di Poisson

$$\frac{d^2\psi}{dx^2} = -\frac{\rho(x)}{\varepsilon} \quad \text{con} \quad \rho(x) = q[N_d^+ - N_a^- + p_p - n_p]$$

Il bulk è neutro elettricamente quindi $N_d^+ - N_a^- = n_{p_0} - p_{p_0}$

Inoltre

$$p_p(T) - n_p(T) = p_{p_0}(T) e^{\frac{-q\psi_s}{kT}} - n_{p_0}(T) e^{\frac{q\psi_s}{kT}}$$

Da cui:

$$\frac{d^2\psi}{dx^2} = -\frac{q}{\varepsilon} \left[p_{p_0}(T) \left(e^{\frac{-q\psi_s}{kT}} - 1 \right) - n_{p_0}(T) \left(e^{\frac{q\psi_s}{kT}} - 1 \right) \right]$$

Moltiplicando ambo i membri per $\frac{d\psi}{dx}$ e integrando rispetto a x si ottiene:

$$\int_0^E \frac{d^2\psi}{dx^2} \frac{d\psi}{dx} dx = \int_0^\psi -\frac{q}{\varepsilon} \left[p_{p_0}(T) \left(e^{\frac{-q\psi}{kT}} - 1 \right) - n_{p_0}(T) \left(e^{\frac{q\psi}{kT}} - 1 \right) \right] \frac{d\psi}{dx} dx$$

Ma $\frac{d\psi}{dx} \frac{d^2\psi}{dx^2} dx = \frac{d\psi}{dx} d\left(\frac{d\psi}{dx}\right)$ $E = \text{campo elettrico}$

$$\int_0^E \frac{d\psi}{dx} d\left(\frac{d\psi}{dx}\right) = \int_0^\psi -\frac{q}{\varepsilon} \left[p_{p_0}(T) \left(e^{\frac{-q\psi}{kT}} - 1 \right) - n_{p_0}(T) \left(e^{\frac{q\psi}{kT}} - 1 \right) \right] d\psi$$

Che ha come soluzione:

$$\frac{E^2}{2} = \frac{q}{\varepsilon} \frac{kT}{q} p_{p_0}(T) \left[\left(e^{\frac{-q\psi}{kT}} + \frac{q\psi}{kT} - 1 \right) + \frac{n_{p_0}(T)}{p_{p_0}(T)} \left(e^{\frac{q\psi}{kT}} - \frac{q\psi}{kT} - 1 \right) \right]$$

Introducendo la lunghezza di Debye: $L_D = \sqrt{\frac{\varepsilon kT}{p_{p_0} q^2}}$

$$E = \pm \frac{\sqrt{2}}{L_D} \frac{kT}{q} \sqrt{\left[\left(e^{\frac{-q\psi}{kT}} + \frac{q\psi}{kT} - 1 \right) + \frac{n_{p_0}(T)}{p_{p_0}(T)} \left(e^{\frac{q\psi}{kT}} - \frac{q\psi}{kT} - 1 \right) \right]}$$

Lunghezza di Debye:

Calcoliamola nel caso di una giunzione p-n per vedere in quanto spazio si scherma il potenziale della giunzione.

Poisson:
$$\frac{d^2 V}{dx^2} = -\frac{\rho}{\varepsilon}$$

Se ad esempio siamo in una zona n
$$\rho(x) = q[N_d^+ - N_a^- + p_p - n_p] = q[N_d^+ - n_p]$$

$$n(x) = n_i e^{\frac{E_F - E_i}{kT}} = n_i e^{\frac{E_F - (E_0 - qV(x))}{kT}} = n_{n_0} e^{\frac{qV(x)}{kT}} = N_d e^{\frac{qV(x)}{kT}}$$

da cui
$$\rho(x) = qN_d \left[1 - e^{\frac{qV(x)}{kT}} \right]$$
 e l'eq. di Poisson diventa

$$\frac{d^2 V}{dx^2} = -\frac{q}{\varepsilon} N_d \left[1 - e^{\frac{qV(x)}{kT}} \right]$$

Se sviluppo al primo ordine:



$$\frac{d^2 V}{dx^2} = +\frac{q}{\varepsilon} N_d \frac{qV(x)}{kT} \longrightarrow V(x) = V_0 e^{-\frac{x}{L_D}} \quad L_D = \sqrt{\frac{\varepsilon kT}{N_d q^2}}$$

Tempo caratteristico in cui i portatori maggioritari possono schermare un campo

$$\operatorname{div} \mathbf{J} = -\frac{\partial \rho}{\partial t}$$

$$\operatorname{div} \mathbf{E} = \frac{\rho}{\varepsilon}$$

$$\mathbf{J} = \sigma \mathbf{E}$$



$$\operatorname{div} \mathbf{J} = \operatorname{div} \sigma \mathbf{E} = \sigma \operatorname{div} \mathbf{E} = \sigma \frac{\rho}{\varepsilon} = -\frac{\partial \rho}{\partial t}$$

$$\frac{\partial \rho}{\partial t} = -\sigma \frac{\rho}{\varepsilon}$$

$$\rho(t) = \rho_0 e^{-\frac{\sigma}{\varepsilon} t}$$


$$\tau = \frac{\varepsilon_0 \varepsilon_r}{\sigma}$$

Silicio con $10^{16}/\text{cm}^3$ elettroni e $\varepsilon=12$ $\sigma = 2(\Omega\text{cm})^{-1}$ $\tau \approx 5 \cdot 10^{-13}$

$$E = \pm \frac{\sqrt{2} kT}{L_D q} \sqrt{\left[\left(e^{\frac{-q\psi}{kT}} + \frac{q\psi}{kT} - 1 \right) + \frac{n_{p0}(T)}{p_{p0}(T)} \left(e^{\frac{q\psi}{kT}} - \frac{q\psi}{kT} - 1 \right) \right]} \begin{matrix} + \text{ per } \psi > 0 \\ - \text{ per } \psi < 0 \end{matrix}$$

La densità di carica superficiale può essere ottenuta da E applicando il teorema di Gauss:

$$Q_s = -\epsilon E_s$$



In accumulazione il potenziale $\psi_s < 0$ e $Q_s > 0$

Domina il primo termine sotto radice $Q_s \propto e^{\frac{q|\psi_s|}{2kT}}$

A $\psi_s = 0$ condizione di bande piatte $Q_s = 0$


$\psi_s > 0$ ma $\psi_s < \psi_B$ siamo in deplezione $Q_s \propto \sqrt{\psi_s}$

$\psi_s > \psi_B$ inversione $Q_s \propto e^{\frac{q|\psi_s|}{2kT}}$

1. Quale è la minima tensione necessaria a creare inversione nel canale p?
2. Quando un canale creato per inversione è considerato sufficientemente conduttore per realizzare un buon dispositivo?

1-2. Abbiamo visto che all'interfaccia deve essere $\psi_s > \psi_B$; nella pratica un canale creato per inversione viene considerato un buon conduttore quando ha almeno gli stessi portatori del semiconduttore drogato p. (**condizione di strong inversion**)

In termini di potenziale all'interfaccia questo significa che E_i deve trovarsi in posizione diametralmente opposta a E_F rispetto al bulk.




Cioè: $\psi_s = 2\psi_B$

E quindi poiché nel bulk


$$p_{p0} = n_i e^{-\frac{E_F - E_i(bulk)}{kT}} = n_i e^{\frac{q\psi_B}{kT}} = N_a$$

Si deve avere: $\psi_s = 2\psi_B = 2 \frac{kT}{q} \ln\left(\frac{N_a}{n_i}\right)$

3. Come è legato il potenziale all'interfaccia alla tensione applicata al Gate?



La tensione applicata al Gate deve creare lo strato in inversione all'interfaccia. Questo implica che il potenziale sul Gate deve essere sufficientemente elevato da produrre all'interfaccia semiconduttore isolante un potenziale $\psi_s = 2\psi_B$



Questo potenziale oltre alla regione in inversione crea anche una regione in deplezione che si estende all'interno del semiconduttore drogato p per una lunghezza di deplezione W

$$W = \left[\frac{2\epsilon\psi_s}{q} \frac{1}{N_a} \right]^{1/2}$$

perché ψ_s è il potenziale visto dalla regione p subito dopo l'interfaccia

Quindi $V_G = V_i + \psi_s$ con V_i caduta di potenziale ai capi dell'isolante

Possiamo calcolare il potenziale tra le armature del condensatore conoscendo la quantità di carica accumulata su di esse

Se Q_m è la carica sul gate metallico allora dovrà essere:

$$Q_m = -Q_s = -Q_n - Q_d$$

Con Q_d carica nella regione di deplezione e Q_n carica nella regione di inversione

Il potenziale ai capi del condensatore sarà allora:

$$V = \frac{Q_m}{C_i} = -\frac{Q_s}{C_i} = -\frac{Q_n}{C_i} - \frac{Q_d}{C_i}$$

Possiamo schematizzare la regione di deplezione come una capacità in cui le cariche siano gli atomi accettori rimasti ionizzati.

Allora la carica per unità di area accumulata nella regione di deplezione sarà:

$$Q_d = -qN_aW = -2(\epsilon q N_a \psi_B)^{1/2}$$

Inoltre il potenziale necessario a creare la regione di inversione è $\psi_s = 2\psi_B$


Da cui il minimo potenziale (soglia) da applicare al gate per avere un canale in inversione nel semiconduttore è :

$$V_T = 2\psi_B - \frac{Q_d}{C_i} = 2\psi_B + \frac{2(\epsilon q N_a \psi_B)^{1/2}}{C_i}$$

C_i capacità per unità di area

Capacità di una giunzione MIS

La giunzione MIS può essere schematizzata come un condensatore in cui la carica si accumula su una armatura metallica e su una formata dal semiconduttore.



$$C = \frac{dQ}{dV} = \frac{dQ_s}{d\phi_s}$$

In accumulazione la giunzione è un condensatore a facce piane parallele:

$$C_i = \epsilon_i \frac{A}{d}$$

con A area del gate e d spessore dell'ossido.

In deplezione si aggiunge in serie a questa capacità quella dello strato in deplezione:

$$C = \frac{C_i C_s}{C_i + C_s} \quad \text{con} \quad C_s = \epsilon_s \frac{A}{W}$$

In inversione la capacità dipende dalla frequenza del potenziale applicato. Poiché le cariche in inversione sono le cariche minoritarie se la frequenza è troppo alta non riescono a seguire il potenziale e

$$C = \frac{C_i C_s}{C_i + C_s}$$




Figure 6-16

Capacitance-voltage relation for an n-channel (p-substrate) MOS capacitor. The dashed curve for $V > V_T$ is observed at high measurement frequencies. The flat band voltage V_{FB} will be discussed in Section 6.4.3. When the semiconductor is in depletion, the semiconductor capacitance C_s is denoted as C_d .

Ad alte frequenze si vede la differenza del tempo di "reazione" tra portatori maggioritari e minoritari: i maggioritari reagiscono con tempi dell'ordine di 10^{-13} s i minoritari con i tempi caratteristici del rate di ricombinazione (nel Si 10^{-4} s)

Funzionamento di un MOSFET

Nella maggior parte dei casi i MOSFET lavorano proprio in inversione.
Un semiconduttore ad esempio di tipo p viene posto tra due pozzetti drogati n+.
La corrente fluisce solo quando un canale di tipo n viene creato per inversione




Figure 14.6.1. Schematic drawing of an *n*-channel MOSFET device.

In questo caso il pinch-off avviene quando la caduta di potenziale tra gate e drain scende sotto la soglia di inversione

Infatti per creare inversione in un semiconduttore di tipo p bisogna applicare al gate un potenziale positivo. All'aumentare di V_D la d.d.p. $V_G - V_D$ scende sotto la tensione di soglia e non si ha più un canale n vicino al drain.





Figure 14.6.2. MOSFET structure showing the pinch-off point, marked as X in the drawing.




(very small drain voltage)

$$V_G > V_T$$

$$V_D \sim 0$$

a




(below pinch off)

$$V_G > V_T$$

$$V_D < V_G - V_T$$

b



pinch off

$$V_G > V_T$$

$$V_D > (V_G - V_T)$$

c

Figure 14.6.3. Schematic drawing of the behavior of an n -channel MOSFET under different biasing conditions, a. Small applied drain voltage. b. Below pinch off. c. Pinch off.

Alcuni calcoli:

A basse tensioni di drain la corrente I_D è data dalla carica accumulata nel canale diviso il tempo di transito nel canale

$$I_D = -\frac{Q_n}{\tau}$$

Ma essendo il moto dovuto a drift $\tau = \frac{L}{v_d}$

e a sua volta $v_d = -\mu_n E = \mu_n \frac{V_D}{L}$ da cui

$$\tau = \frac{L}{v_d} = \frac{L^2}{\mu_n V_D}$$

La carica nella regione di inversione è :

$$Q_n = -C_i (V_G - V_T) ZL \quad C_i \text{ capacità per unità di area}$$

da cui

$$I_D = -\frac{Q_n}{\tau} = C_i \frac{Z}{L} (V_G - V_T) \mu_n V_D$$

Lineare in V_D

Se aumento V_D la regione vicino al drain inizierà ad aumentare il suo potenziale.

Se ipotizzo che la caduta di potenziale lungo il canale sia lineare il suo valor medio sarà $V_D/2$

Per cui

$$Q_n = -C_i \left(V_G - V_T - \frac{V_D}{2} \right) ZL$$

E quindi





$$I_D = \mu_n C_i \frac{Z}{L} \left(V_G - V_T - \frac{V_D}{2} \right) V_D$$

Il caso di pinch off si avrà per una tensione di drain di

$$V_D = V_G - V_T$$

Da cui

$$I_D = \frac{\mu_n C_i Z}{2L} (V_G - V_T)^2$$



Transconduttanza

$$I_D = -\frac{Q_n}{\tau} = C_i \frac{Z}{L} (V_G - V_T) \mu_n V_D$$

$$g_m = \frac{\partial I_D}{\partial V_G} = C_i \frac{Z}{L} \mu_n V_D$$

$$I_D = \mu_n C_i \frac{Z}{L} \left(V_G - V_T - \frac{V_D}{2} \right) V_D$$

$$g_m = \frac{\partial I_D}{\partial V_G} = C_i \frac{Z}{L} \mu_n V_D$$

$$I_{D,sat} = \frac{\mu_n C_i Z}{2L} (V_G - V_T)^2$$

$$g_{m,sat} = \frac{\partial I_D}{\partial V_G} = C_i \frac{Z}{L} \mu_n (V_G - V_T)$$

$$C_i = \varepsilon_i \frac{1}{d}$$

All'aumentare della tensione ai capi della giunzione MIS, le cariche sono sempre più attratte vicino all'interfaccia semiconduttore-ossido. In questa regione, subiscono scattering da imperfezioni dell'interfaccia quali presenza di impurezze, rugosità superficiale etc.


Mobilità ridotta all'aumentare di $V_G - V_T$


$$I_D = \frac{\mu_n C_i Z}{L[1 + \theta(V_G - V_T)]} \left(V_G - V_T - \frac{V_D}{2} \right) V_D$$


Diminuendo le dimensioni dei dispositivi $v_{drift} = v_s$

$$I_D = -\frac{Q_n}{\tau} = C_i Z (V_G - V_T) v_s$$

Transistor Innovations Enable Technology Cadence







SOURCE: RAY KURZWEIL, "THE SINGULARITY IS NEAR: WHEN HUMANS TRANSCEND BIOLOGY", P.67, THE VIKING PRESS, 2006. DATAPPOINTS BETWEEN 2000 AND 2012 REPRESENT BCA ESTIMATES.

Le grandi dimensioni del transistor, rispetto a quelle per cui gli effetti quantistici divengono importanti, hanno consentito di descrivere il transistor attraverso un insieme di 5 equazioni differenziali (l'equazione di Poisson, le equazioni di trasporto e di continuità per elettroni e lacune).

Dall'equazione di Poisson si deduce un teorema di scala che è stato cardine nello sviluppo della microelettronica.

Questo teorema di scala stabilisce che la distribuzione del campo elettrico all'interno di un transistor non cambia se scalando le dimensioni lineari di un fattore K in una dimensione (per esempio la lunghezza di gate L) si scalano tutte le altre dimensioni (per esempio: lo spessore dell'ossido di gate t_{ox} , la larghezza del transistor w e la profondità di giunzione x_j) dello stesso fattore e contemporaneamente si cambiano le condizioni al contorno dello stesso fattore e le densità di drogante del fattore inverso $1/K$

Parametri di progetto	Approccio generalizzato	Campo costante	Tensione costante
Dimensioni (w, L, t_{ox})	$1/\lambda$	$1/\lambda$	$1/\lambda$
Drogaggio	λ^2/K	λ	λ^2
Tensioni	$1/K$	$1/\lambda$	1
Variabili dipendenti			
Campo Elettrico	λ/K	1	λ
Correnti	λ/K^2	$1/\lambda$	λ
Capacità	$1/\lambda$	$1/\lambda$	$1/\lambda$
Dissipazione di Potenza	λ/K^3	$1/\lambda^2$	λ
Ritardo	K/λ^2	$1/\lambda$	$1/\lambda^2$
Prodotto Ritardo $\times$ Consumo	$1/\lambda K^2$	$1/\lambda^3$	$1/\lambda$
Densità di potenza	λ^3/K^3	1	λ^3

Il controllo dei parametri fisici è stato reso possibile dalla continua evoluzione tecnologica, senza particolari traumi, mentre la riduzione dei potenziali esterni è stata a lungo evitata, sia per problemi di standardizzazione delle tensioni di alimentazioni, sia perché scalando a tensioni costante, anziché a campo elettrico costante, si ottengono notevoli vantaggi nelle prestazioni di velocità.

Tuttavia, nel caso di scaling a tensione costante, si verifica un preoccupante incremento della densità di corrente e di potenza, e dei campi elettrici, il che tende a compromettere l'affidabilità dei dispositivi, facilitando fenomeni di elettromigrazione nelle interconnessioni e di degrado degli ossidi di gate.

Per questi motivi, a partire da lunghezze di gate da $0.5\ \mu\text{m}$, si è iniziato a scalare la tensione di alimentazione, che prima era stata mantenuta costante a 5 V, in modo proporzionale alla lunghezza di canale. Questo tuttavia ha comportato numerose difficoltà, in quanto diverse componenti dei circuiti integrati complessi, per esempio le memorie flash, quelle dinamiche ad accesso casuale e i circuiti analogici, richiedono tensioni minime di alimentazione superiori a quelle dettate dalle regole di scaling.

Per questo motivo le tecnologie CMOS avanzate comprendono in genere diversi tipologie di transistor, ottimizzati per diverse tensioni di alimentazione.




Figure 6-41
Short channel effects in MOSFETs. As MOSFETs are scaled down, potential problems due to short channel effects include hot carrier generation (electron-hole pair creation) in the pinch-off region, punchthrough breakdown between source and drain, and thin gate oxide breakdown.

Hot carriers:

se il campo elettrico lungo il canale diventa troppo grande (caso dispositivi nanometrici) l'energia delle cariche aumenta

- possono avere energia sufficiente a superare l'ossido (gate leakage)
- possono entrare nell'ossido e restare intrappolate
- possono creare coppie e-h nel canale per ionizzazione da impatto → noise





Figure 6-42
Hot carrier degradation in MOSFETs. The linear region transfer characteristics before and after hot carrier stress indicate an increase of V_T and decrease of transconductance (or channel mobility) due to hot electron damage. The damage can be due to hot electron injection into the gate oxide which increases the fixed oxide charge, and increasing fast interface state densities at the oxide-silicon interface (indicated by x).



Drain induced barrier lowering:
 ci siamo sempre occupati della giunzione MIS. In realtà esistono anche le giunzioni p-n (o meglio p-n⁺) tra source e canale e drain e canale.

ci sono regioni di deplezione che circondano i pozzetti

se la lunghezza diminuisce eccessivamente, le regioni di deplezione si toccano.




Figure 6-44
 Drain-induced barrier lowering in MOSFETs. Cross-sections and potential distribution along the channel for a long channel and short channel MOSFET.

Short channel effect:

le cariche efficaci nella regione di deplezione sottostante il gate sono sovrastimate nel caso di canali corti.

la soglia per inversione si abbassa








Figure 6-45

Short channel effect in a MOSFET. Cross-sectional view of MOSFET along the length showing depletion charge sharing (colored regions) between the gate, source and drain.

**Figure 6-39**

Equivalent circuit of a MOSFET, showing the passive capacitive and resistive components. The gate capacitance C_i is the sum of the distributed capacitances from the gate to the source-end of the channel (C_{GS}) and the drain-end (C_{GD}). In addition, we have an overlap capacitance (where the gate electrode overlaps the source/drain junctions) from the gate-to-source (C_{OS}) and gate-to-drain (C_{OD}). C_{OD} is also known as the Miller overlap capacitance. We also have p-n junction depletion capacitances associated with the source (C_{JS}) and drain (C_{JD}). The parasitic resistances include the source/drain series resistances (R_S and R_D), and the resistances in the substrate between the bulk contact and the source and drain (R_{BS} and R_{BD}). The drain current can be modeled as a (gate) voltage-controlled constant-current source.

Cosa accade nei dispositivi reali, cioè tenendo conto della differenza tra le funzioni lavoro e della presenza di stati trappola all'interfaccia?



Al primo ordine si modifica linearmente la tensione di soglia del dispositivo infatti:

$$V_T = 2\psi_B - \frac{Q_d}{C_i} + (\phi_m - \phi_s) - \frac{Q_i}{C_i}$$

e tipicamente $\phi_m < \phi_s$ e Q_i positive

Cariche nell'ossido di silicio:

Le cariche nell'ossido possono essere di 3 tipi:



Cariche fisse Q_f

Cariche intrappolate Q_t

Cariche ioniche mobili Q_m

$$Q_i = Q_f + Q_t + Q_m$$

Le cariche fisse solitamente non possono essere caricate o scaricate (a meno di enormi variazioni di ψ_s ; sono ad alcuni nanometri di profondità nell'ossido (dalla parte del semiconduttore; sono tipicamente positive e dipendono dalle condizioni di annealing dell'ossido. Sono attribuiti ad eccesso di Silicio (trivalente) o a Ossigeno ionizzato.



Le cariche ioniche mobili sono attribuiti a impurezze nell'ossido (tipicamente metalli alcalini come il sodio) che possono muoversi nell'ossido di silicio sotto l'azione dei campi elettrici applicati.

Dalla legge di Gauss si può ricavare il ΔV introdotto dalle cariche ioniche mobili:





$$\Delta V_m = \frac{Q_m}{C_i} = \frac{1}{C_i} \left[\frac{1}{d} \int_0^d x \rho_m(x) dx \right]$$

con d spessore dell'ossido





Allo stesso modo le cariche intrappolate, dovute a difetti nell'ossido di silicio danno un contributo simile:

$$\Delta V_t = \frac{Q_t}{C_i} = \frac{1}{C_i} \left[\frac{1}{d} \int_0^d x \rho_t(x) dx \right]$$

Caso reale con Q_i




Caso ideale




Cariche trappola all'interfaccia con il semiconduttore:

a Equilibrium




Applicando un campo elettrico, il livello di Fermi si sposta attraversando i livelli delle impurezze




b Positive gate bias



c Negative gate bias



Fast interface state density
 Danno luogo ad una capacità che
 è in parallelo alla capacità della
 regione di deplezione e in serie
 a quella dell'isolante



Da misure di capacità in funzione
 delle frequenza si può determinare
 la presenza e la quantità di cariche
 all'interfaccia